Shizuoka University REpository  title image 
morning
day
evening
night
shizuppy
 

SURE: Shizuoka University REpository >
05. 工学部・工学研究科 = Faculty of Engineering >
05. 雑誌論文・記事(Journal Article, Article, Preprint) >

このアイテムの引用には次の識別子を使用してください: http://hdl.handle.net/10297/5623
Bookmark and Share

このアイテムのファイル:

ファイル 記述 サイズフォーマット
110422001.pdf533.42 kBAdobe PDFサムネイル
見る/開く

タイトル: Block-Latency Insertion Method (Block-LIM) for Fast Transient Simulation of Tightly Coupled Transmission Lines
著者: Sekine, Tadatoshi
Asai, Hideki
掲載誌名: IEEE Transactions on Electromagnetic Compatibility
出版者: Institute of Electrical and Electronics Engineers
巻: 53
号: 1
開始ページ: 193
終了ページ: 201
出版日付: 2011-02
権利: Copyright © 2011 IEEE. Personal use of this material is permitted. Permission from IEEE must be obtained for all other uses, in any current or future media, including reprinting/republishing this material for advertising or promotional purposes, creating new collective works, for resale or redistribution to servers or lists, or reuse of any copyrighted component of this work in other works.
NDC: 548
ISSN: 00189375 OPAC
出版者DOI: 10.1109/TEMC.2010.2047108   
NII書誌ID: AA0066781X OPAC ciniib
バージョン: author
出現コレクション:05. 雑誌論文・記事(Journal Article, Article, Preprint)

Google™ Scholar: Cited By - Related - Other Copies

Others By: Sekine, Tadatoshi -- Asai, Hideki (浅井, 秀樹) (アサイ, ヒデキ)

本リポジトリに登録されているコンテンツの著作権は,執筆者,出版社、学協会などが有します。著作権者はコンテンツにより異なります。
本リポジトリに登録されているコンテンツの利用については,著作権法に規定されている私的使用や引用などの範囲内で行ってください。
著作権に規定されている私的使用や引用などの範囲を超える利用を行う場合には,著作権者の許諾を得てください。ただし,著作権者から著作権等管理事業者(学術著作権協会,日本著作出版権管理システムなど)に権利委託されているコンテンツの利用手続については,各著作権等管理事業者に確認してください。

 

Powered by DSpace Software Copyright © 2002-2007 MIT and Hewlett-Packard - ご意見をお寄せください